@@ -38,6 +38,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -37,6 +37,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -36,6 +36,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -38,6 +38,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -37,6 +37,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -38,6 +38,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -37,6 +37,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -37,6 +37,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -37,6 +37,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -37,6 +37,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -37,6 +37,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -37,6 +37,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -37,6 +37,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -37,6 +37,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -37,6 +37,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while (1)
|
while (1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -38,6 +38,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -185,11 +185,29 @@ void USBDeviceInit(void)
|
|||||||
*
|
*
|
||||||
* @return none
|
* @return none
|
||||||
*/
|
*/
|
||||||
void USBFS_RCC_Init(void)
|
void USBFS_RCC_Init( void )
|
||||||
{
|
{
|
||||||
RCC->CFGR2 &= ~RCC_USBFS_CLK_SRC; //usbfs clock selection: 0 = systick, 1 = usb20_phy
|
RCC_ClocksTypeDef RCC_ClocksStatus={0};
|
||||||
RCC_USBCLKConfig(RCC_USBCLKSource_PLLCLK_Div2);
|
RCC_GetClocksFreq(&RCC_ClocksStatus);
|
||||||
RCC_AHBPeriphClockCmd(RCC_AHBPeriph_USBFS, ENABLE);
|
if( RCC_ClocksStatus.SYSCLK_Frequency == 144000000 )
|
||||||
|
{
|
||||||
|
RCC_USBCLKConfig( RCC_USBCLKSource_PLLCLK_Div3 );
|
||||||
|
}
|
||||||
|
else if( RCC_ClocksStatus.SYSCLK_Frequency == 96000000 )
|
||||||
|
{
|
||||||
|
RCC_USBCLKConfig( RCC_USBCLKSource_PLLCLK_Div2 );
|
||||||
|
}
|
||||||
|
else if( RCC_ClocksStatus.SYSCLK_Frequency == 48000000 )
|
||||||
|
{
|
||||||
|
RCC_USBCLKConfig( RCC_USBCLKSource_PLLCLK_Div1 );
|
||||||
|
}
|
||||||
|
#if defined(CH32V20x_D8W) || defined(CH32V20x_D8)
|
||||||
|
else if ( RCC_ClocksStatus.SYSCLK_Frequency == 240000000 && RCC_USB5PRE_JUDGE() == SET )
|
||||||
|
{
|
||||||
|
RCC_USBCLKConfig( RCC_USBCLKSource_PLLCLK_Div5 );
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
RCC_AHBPeriphClockCmd( RCC_AHBPeriph_USBFS, ENABLE );
|
||||||
}
|
}
|
||||||
|
|
||||||
/*********************************************************************
|
/*********************************************************************
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -42,6 +42,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -7,7 +7,7 @@ PROVIDE( _stack_size = __stack_size );
|
|||||||
|
|
||||||
MEMORY
|
MEMORY
|
||||||
{
|
{
|
||||||
/* CH32V20x_D6 - CH32V203F6-CH32V203G6-CH32V203K6-CH32V203C6 */
|
/* CH32V20x_D6 - CH32V203F6-CH32V203G6-CH32V203C6 */
|
||||||
/*
|
/*
|
||||||
FLASH (rx) : ORIGIN = 0x00000000, LENGTH = 32K
|
FLASH (rx) : ORIGIN = 0x00000000, LENGTH = 32K
|
||||||
RAM (xrw) : ORIGIN = 0x20000000, LENGTH = 10K
|
RAM (xrw) : ORIGIN = 0x20000000, LENGTH = 10K
|
||||||
|
|||||||
@@ -93,8 +93,8 @@ _vector_base:
|
|||||||
.word EXTI15_10_IRQHandler /* EXTI Line 15..10 */
|
.word EXTI15_10_IRQHandler /* EXTI Line 15..10 */
|
||||||
.word RTCAlarm_IRQHandler /* RTC Alarm through EXTI Line */
|
.word RTCAlarm_IRQHandler /* RTC Alarm through EXTI Line */
|
||||||
.word USBWakeUp_IRQHandler /* USB Wake up from suspend */
|
.word USBWakeUp_IRQHandler /* USB Wake up from suspend */
|
||||||
.word USBHD_IRQHandler /* USBHD Break */
|
.word USBFS_IRQHandler /* USBFS Break */
|
||||||
.word USBHDWakeUp_IRQHandler /* USBHD Wake up from suspend */
|
.word USBFSWakeUp_IRQHandler /* USBFS Wake up from suspend */
|
||||||
.word ETH_IRQHandler /* ETH global */
|
.word ETH_IRQHandler /* ETH global */
|
||||||
.word ETHWakeUp_IRQHandler /* ETH Wake up */
|
.word ETHWakeUp_IRQHandler /* ETH Wake up */
|
||||||
.word BB_IRQHandler /* BLE BB */
|
.word BB_IRQHandler /* BLE BB */
|
||||||
@@ -158,8 +158,8 @@ _vector_base:
|
|||||||
.weak EXTI15_10_IRQHandler /* EXTI Line 15..10 */
|
.weak EXTI15_10_IRQHandler /* EXTI Line 15..10 */
|
||||||
.weak RTCAlarm_IRQHandler /* RTC Alarm through EXTI Line */
|
.weak RTCAlarm_IRQHandler /* RTC Alarm through EXTI Line */
|
||||||
.weak USBWakeUp_IRQHandler /* USB Wakeup from suspend */
|
.weak USBWakeUp_IRQHandler /* USB Wakeup from suspend */
|
||||||
.weak USBHD_IRQHandler /* USBHD */
|
.weak USBFS_IRQHandler /* USBFS */
|
||||||
.weak USBHDWakeUp_IRQHandler /* USBHD Wake Up */
|
.weak USBFSWakeUp_IRQHandler /* USBFS Wake Up */
|
||||||
.weak ETH_IRQHandler /* ETH global */
|
.weak ETH_IRQHandler /* ETH global */
|
||||||
.weak ETHWakeUp_IRQHandler /* ETHWakeUp */
|
.weak ETHWakeUp_IRQHandler /* ETHWakeUp */
|
||||||
.weak BB_IRQHandler /* BB */
|
.weak BB_IRQHandler /* BB */
|
||||||
@@ -220,8 +220,8 @@ USART3_IRQHandler: 1: j 1b
|
|||||||
EXTI15_10_IRQHandler: 1: j 1b
|
EXTI15_10_IRQHandler: 1: j 1b
|
||||||
RTCAlarm_IRQHandler: 1: j 1b
|
RTCAlarm_IRQHandler: 1: j 1b
|
||||||
USBWakeUp_IRQHandler: 1: j 1b
|
USBWakeUp_IRQHandler: 1: j 1b
|
||||||
USBHD_IRQHandler: 1: j 1b
|
USBFS_IRQHandler: 1: j 1b
|
||||||
USBHDWakeUp_IRQHandler: 1: j 1b
|
USBFSWakeUp_IRQHandler: 1: j 1b
|
||||||
ETH_IRQHandler: 1: j 1b
|
ETH_IRQHandler: 1: j 1b
|
||||||
ETHWakeUp_IRQHandler: 1: j 1b
|
ETHWakeUp_IRQHandler: 1: j 1b
|
||||||
BB_IRQHandler: 1: j 1b
|
BB_IRQHandler: 1: j 1b
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -7,7 +7,7 @@ PROVIDE( _stack_size = __stack_size );
|
|||||||
|
|
||||||
MEMORY
|
MEMORY
|
||||||
{
|
{
|
||||||
/* CH32V20x_D6 - CH32V203F6-CH32V203G6-CH32V203K6-CH32V203C6 */
|
/* CH32V20x_D6 - CH32V203F6-CH32V203G6-CH32V203C6 */
|
||||||
/*
|
/*
|
||||||
FLASH (rx) : ORIGIN = 0x00000000, LENGTH = 32K
|
FLASH (rx) : ORIGIN = 0x00000000, LENGTH = 32K
|
||||||
RAM (xrw) : ORIGIN = 0x20000000, LENGTH = 10K
|
RAM (xrw) : ORIGIN = 0x20000000, LENGTH = 10K
|
||||||
|
|||||||
@@ -93,8 +93,8 @@ _vector_base:
|
|||||||
.word EXTI15_10_IRQHandler /* EXTI Line 15..10 */
|
.word EXTI15_10_IRQHandler /* EXTI Line 15..10 */
|
||||||
.word RTCAlarm_IRQHandler /* RTC Alarm through EXTI Line */
|
.word RTCAlarm_IRQHandler /* RTC Alarm through EXTI Line */
|
||||||
.word USBWakeUp_IRQHandler /* USB Wake up from suspend */
|
.word USBWakeUp_IRQHandler /* USB Wake up from suspend */
|
||||||
.word USBHD_IRQHandler /* USBHD Break */
|
.word USBFS_IRQHandler /* USBFS Break */
|
||||||
.word USBHDWakeUp_IRQHandler /* USBHD Wake up from suspend */
|
.word USBFSWakeUp_IRQHandler /* USBFS Wake up from suspend */
|
||||||
.word ETH_IRQHandler /* ETH global */
|
.word ETH_IRQHandler /* ETH global */
|
||||||
.word ETHWakeUp_IRQHandler /* ETH Wake up */
|
.word ETHWakeUp_IRQHandler /* ETH Wake up */
|
||||||
.word BB_IRQHandler /* BLE BB */
|
.word BB_IRQHandler /* BLE BB */
|
||||||
@@ -158,8 +158,8 @@ _vector_base:
|
|||||||
.weak EXTI15_10_IRQHandler /* EXTI Line 15..10 */
|
.weak EXTI15_10_IRQHandler /* EXTI Line 15..10 */
|
||||||
.weak RTCAlarm_IRQHandler /* RTC Alarm through EXTI Line */
|
.weak RTCAlarm_IRQHandler /* RTC Alarm through EXTI Line */
|
||||||
.weak USBWakeUp_IRQHandler /* USB Wakeup from suspend */
|
.weak USBWakeUp_IRQHandler /* USB Wakeup from suspend */
|
||||||
.weak USBHD_IRQHandler /* USBHD */
|
.weak USBFS_IRQHandler /* USBFS */
|
||||||
.weak USBHDWakeUp_IRQHandler /* USBHD Wake Up */
|
.weak USBFSWakeUp_IRQHandler /* USBFS Wake Up */
|
||||||
.weak ETH_IRQHandler /* ETH global */
|
.weak ETH_IRQHandler /* ETH global */
|
||||||
.weak ETHWakeUp_IRQHandler /* ETHWakeUp */
|
.weak ETHWakeUp_IRQHandler /* ETHWakeUp */
|
||||||
.weak BB_IRQHandler /* BB */
|
.weak BB_IRQHandler /* BB */
|
||||||
@@ -220,8 +220,8 @@ USART3_IRQHandler: 1: j 1b
|
|||||||
EXTI15_10_IRQHandler: 1: j 1b
|
EXTI15_10_IRQHandler: 1: j 1b
|
||||||
RTCAlarm_IRQHandler: 1: j 1b
|
RTCAlarm_IRQHandler: 1: j 1b
|
||||||
USBWakeUp_IRQHandler: 1: j 1b
|
USBWakeUp_IRQHandler: 1: j 1b
|
||||||
USBHD_IRQHandler: 1: j 1b
|
USBFS_IRQHandler: 1: j 1b
|
||||||
USBHDWakeUp_IRQHandler: 1: j 1b
|
USBFSWakeUp_IRQHandler: 1: j 1b
|
||||||
ETH_IRQHandler: 1: j 1b
|
ETH_IRQHandler: 1: j 1b
|
||||||
ETHWakeUp_IRQHandler: 1: j 1b
|
ETHWakeUp_IRQHandler: 1: j 1b
|
||||||
BB_IRQHandler: 1: j 1b
|
BB_IRQHandler: 1: j 1b
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -53,18 +53,26 @@ void USBFS_IRQHandler(void) __attribute__((interrupt("WCH-Interrupt-fast")));
|
|||||||
*/
|
*/
|
||||||
void USBFS_RCC_Init( void )
|
void USBFS_RCC_Init( void )
|
||||||
{
|
{
|
||||||
if( SystemCoreClock == 144000000 )
|
RCC_ClocksTypeDef RCC_ClocksStatus={0};
|
||||||
|
RCC_GetClocksFreq(&RCC_ClocksStatus);
|
||||||
|
if( RCC_ClocksStatus.SYSCLK_Frequency == 144000000 )
|
||||||
{
|
{
|
||||||
RCC_USBCLKConfig( RCC_USBCLKSource_PLLCLK_Div3 );
|
RCC_USBCLKConfig( RCC_USBCLKSource_PLLCLK_Div3 );
|
||||||
}
|
}
|
||||||
else if( SystemCoreClock == 96000000 )
|
else if( RCC_ClocksStatus.SYSCLK_Frequency == 96000000 )
|
||||||
{
|
{
|
||||||
RCC_USBCLKConfig( RCC_USBCLKSource_PLLCLK_Div2 );
|
RCC_USBCLKConfig( RCC_USBCLKSource_PLLCLK_Div2 );
|
||||||
}
|
}
|
||||||
else if( SystemCoreClock == 48000000 )
|
else if( RCC_ClocksStatus.SYSCLK_Frequency == 48000000 )
|
||||||
{
|
{
|
||||||
RCC_USBCLKConfig( RCC_USBCLKSource_PLLCLK_Div1 );
|
RCC_USBCLKConfig( RCC_USBCLKSource_PLLCLK_Div1 );
|
||||||
}
|
}
|
||||||
|
#if defined(CH32V20x_D8W) || defined(CH32V20x_D8)
|
||||||
|
else if ( RCC_ClocksStatus.SYSCLK_Frequency == 240000000 && RCC_USB5PRE_JUDGE() == SET )
|
||||||
|
{
|
||||||
|
RCC_USBCLKConfig( RCC_USBCLKSource_PLLCLK_Div5 );
|
||||||
|
}
|
||||||
|
#endif
|
||||||
RCC_AHBPeriphClockCmd( RCC_AHBPeriph_USBFS, ENABLE );
|
RCC_AHBPeriphClockCmd( RCC_AHBPeriph_USBFS, ENABLE );
|
||||||
}
|
}
|
||||||
|
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -7,7 +7,7 @@ PROVIDE( _stack_size = __stack_size );
|
|||||||
|
|
||||||
MEMORY
|
MEMORY
|
||||||
{
|
{
|
||||||
/* CH32V20x_D6 - CH32V203F6-CH32V203G6-CH32V203K6-CH32V203C6 */
|
/* CH32V20x_D6 - CH32V203F6-CH32V203G6-CH32V203C6 */
|
||||||
/*
|
/*
|
||||||
FLASH (rx) : ORIGIN = 0x00000000, LENGTH = 32K
|
FLASH (rx) : ORIGIN = 0x00000000, LENGTH = 32K
|
||||||
RAM (xrw) : ORIGIN = 0x20000000, LENGTH = 10K
|
RAM (xrw) : ORIGIN = 0x20000000, LENGTH = 10K
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -95,6 +95,7 @@ int main(void)
|
|||||||
USART_Printf_Init( 115200 );
|
USART_Printf_Init( 115200 );
|
||||||
#endif
|
#endif
|
||||||
PRINT("%s\n", VER_LIB);
|
PRINT("%s\n", VER_LIB);
|
||||||
|
PRINT("%s\n", VER_MESH_LIB);
|
||||||
WCHBLE_Init();
|
WCHBLE_Init();
|
||||||
HAL_Init();
|
HAL_Init();
|
||||||
bt_mesh_lib_init();
|
bt_mesh_lib_init();
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -95,6 +95,7 @@ int main(void)
|
|||||||
USART_Printf_Init( 115200 );
|
USART_Printf_Init( 115200 );
|
||||||
#endif
|
#endif
|
||||||
PRINT("%s\n", VER_LIB);
|
PRINT("%s\n", VER_LIB);
|
||||||
|
PRINT("%s\n", VER_MESH_LIB);
|
||||||
WCHBLE_Init();
|
WCHBLE_Init();
|
||||||
HAL_Init();
|
HAL_Init();
|
||||||
bt_mesh_lib_init();
|
bt_mesh_lib_init();
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -95,6 +95,7 @@ int main(void)
|
|||||||
USART_Printf_Init( 115200 );
|
USART_Printf_Init( 115200 );
|
||||||
#endif
|
#endif
|
||||||
PRINT("%s\n", VER_LIB);
|
PRINT("%s\n", VER_LIB);
|
||||||
|
PRINT("%s\n", VER_MESH_LIB);
|
||||||
WCHBLE_Init();
|
WCHBLE_Init();
|
||||||
HAL_Init();
|
HAL_Init();
|
||||||
bt_mesh_lib_init();
|
bt_mesh_lib_init();
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -95,6 +95,7 @@ int main(void)
|
|||||||
USART_Printf_Init( 115200 );
|
USART_Printf_Init( 115200 );
|
||||||
#endif
|
#endif
|
||||||
PRINT("%s\n", VER_LIB);
|
PRINT("%s\n", VER_LIB);
|
||||||
|
PRINT("%s\n", VER_MESH_LIB);
|
||||||
WCHBLE_Init();
|
WCHBLE_Init();
|
||||||
HAL_Init();
|
HAL_Init();
|
||||||
bt_mesh_lib_init();
|
bt_mesh_lib_init();
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -95,6 +95,7 @@ int main(void)
|
|||||||
USART_Printf_Init( 115200 );
|
USART_Printf_Init( 115200 );
|
||||||
#endif
|
#endif
|
||||||
PRINT("%s\n", VER_LIB);
|
PRINT("%s\n", VER_LIB);
|
||||||
|
PRINT("%s\n", VER_MESH_LIB);
|
||||||
WCHBLE_Init();
|
WCHBLE_Init();
|
||||||
HAL_Init();
|
HAL_Init();
|
||||||
bt_mesh_lib_init();
|
bt_mesh_lib_init();
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -97,6 +97,7 @@ int main(void)
|
|||||||
USART_Printf_Init( 115200 );
|
USART_Printf_Init( 115200 );
|
||||||
#endif
|
#endif
|
||||||
PRINT("%s\n", VER_LIB);
|
PRINT("%s\n", VER_LIB);
|
||||||
|
PRINT("%s\n", VER_MESH_LIB);
|
||||||
WCHBLE_Init();
|
WCHBLE_Init();
|
||||||
HAL_Init();
|
HAL_Init();
|
||||||
bt_mesh_lib_init();
|
bt_mesh_lib_init();
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -97,6 +97,7 @@ int main(void)
|
|||||||
USART_Printf_Init( 115200 );
|
USART_Printf_Init( 115200 );
|
||||||
#endif
|
#endif
|
||||||
PRINT("%s\n", VER_LIB);
|
PRINT("%s\n", VER_LIB);
|
||||||
|
PRINT("%s\n", VER_MESH_LIB);
|
||||||
WCHBLE_Init();
|
WCHBLE_Init();
|
||||||
HAL_Init();
|
HAL_Init();
|
||||||
bt_mesh_lib_init();
|
bt_mesh_lib_init();
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -97,6 +97,7 @@ int main(void)
|
|||||||
USART_Printf_Init( 115200 );
|
USART_Printf_Init( 115200 );
|
||||||
#endif
|
#endif
|
||||||
PRINT("%s\n", VER_LIB);
|
PRINT("%s\n", VER_LIB);
|
||||||
|
PRINT("%s\n", VER_MESH_LIB);
|
||||||
WCHBLE_Init();
|
WCHBLE_Init();
|
||||||
HAL_Init();
|
HAL_Init();
|
||||||
bt_mesh_lib_init();
|
bt_mesh_lib_init();
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -97,6 +97,7 @@ int main(void)
|
|||||||
USART_Printf_Init( 115200 );
|
USART_Printf_Init( 115200 );
|
||||||
#endif
|
#endif
|
||||||
PRINT("%s\n", VER_LIB);
|
PRINT("%s\n", VER_LIB);
|
||||||
|
PRINT("%s\n", VER_MESH_LIB);
|
||||||
WCHBLE_Init();
|
WCHBLE_Init();
|
||||||
HAL_Init();
|
HAL_Init();
|
||||||
bt_mesh_lib_init();
|
bt_mesh_lib_init();
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -97,6 +97,7 @@ int main(void)
|
|||||||
USART_Printf_Init( 115200 );
|
USART_Printf_Init( 115200 );
|
||||||
#endif
|
#endif
|
||||||
PRINT("%s\n", VER_LIB);
|
PRINT("%s\n", VER_LIB);
|
||||||
|
PRINT("%s\n", VER_MESH_LIB);
|
||||||
WCHBLE_Init();
|
WCHBLE_Init();
|
||||||
HAL_Init();
|
HAL_Init();
|
||||||
bt_mesh_lib_init();
|
bt_mesh_lib_init();
|
||||||
|
|||||||
@@ -43,6 +43,7 @@ void NMI_Handler(void)
|
|||||||
*/
|
*/
|
||||||
void HardFault_Handler(void)
|
void HardFault_Handler(void)
|
||||||
{
|
{
|
||||||
|
NVIC_SystemReset();
|
||||||
while(1)
|
while(1)
|
||||||
{
|
{
|
||||||
}
|
}
|
||||||
|
|||||||
@@ -159,8 +159,8 @@ void SystemCoreClockUpdate (void)
|
|||||||
}
|
}
|
||||||
else
|
else
|
||||||
{
|
{
|
||||||
#if defined (CH32V20x_D8W)
|
#if defined (CH32V20x_D8W) || defined (CH32V20x_D8)
|
||||||
if((RCC->CFGR0 & (3<<22)) == (3<<22))
|
if(((RCC->CFGR0 & (3<<22)) == (3<<22)) && (RCC_USB5PRE_JUDGE()== SET))
|
||||||
{
|
{
|
||||||
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
SystemCoreClock = ((HSE_VALUE>>1)) * pllmull;
|
||||||
}
|
}
|
||||||
|
|||||||
Some files were not shown because too many files have changed in this diff Show More
Reference in New Issue
Block a user